

电子科技大学

实验报告

指导教师：邓健

一、实验项目名称：键盘输入与显示电路设计

二、实验目的：

本实验需要完成开发板上的 4×4 键盘的扫描输入，将键码显示在数码管和液晶屏上，使用 Verilog 和 ISE 开发工具进行逻辑设计，并且下载到 Xilinx FPGA 开发板上进行实际调试。目的是掌握从分析功能要求开始，到用数字逻辑电路实现满足要求的数字系统的完整过程，为数字计算机和其它数字系统的硬件分析与设计奠定坚实的基础。

三、实验内容：

1. Verilog 硬件描述语言

通过使用 Xilinx FPGA 开发工具来学习 Verilog 语言。

2. 键盘扫描电路设计

利用 ANVYL 开发板上的 4x4 键盘进行扫描电路的逻辑设计，软件仿真、硬件实现、设计下载、开发板上运行。采用 7 段数码管进行键盘代码的显示。

四、实验原理：

Anvyl 平台上有一个 4x4 键盘。该键盘一共有 8 个输入输出引脚，分别为行 4 路，列 4 路，以扫描的方式完成 16 个键的信号采集。对应到 FPGA 芯片，4x4 键盘的行 4 路引脚 ROW1-ROW4 为输入引脚，列 4 路 COL1-COL4 为输出引脚。4 路 COL 信号相当于该列 4 个键的扫描使能信号，低电平有效，该列电平为 0 时，按下该列的键，对应的 ROW 信号中的引脚可以检测到低电平信号。例如，COL1 列信号为低时，将会使能 1, 4, 7, 0 这 4 个键，此时，按下 4 键，ROW2 信号为低电平，其余 ROW 信号还是高电平；按下 7 键，则 ROW3 为低电平。




图 1 键盘扫描示意图

于是扫描以如下方式进行：COL1-COL4 循环输出”1110”，”1101”，”1011”，”0111”，循环使能 4 列的按键。然后检测 ROW4 路信号中是否有低电平信号，有的话说明键盘上有相应的键按下。

五、实验器材（设备、元器件）：

PC 机、Windows XP、Anvyl 开发板、Xilinx ISE 14.7 开发工具、Digilent Adept 下载工具。

七、关键源代码：

1. 顶层模块

```

module Keypad_Anvyl(
    input      CLK ,
    input  [3:0] KYPD_ROW ,
    output [3:0] KYPD_COL ,
    output [7:0] LED
);

    wire Clock_1KHz ;

    ClockDivider clock_divider(
        .Reset      ( 1'b0 ) ,
        .Clock       ( CLK ) ,
        .DividedClock( Clock_1KHz )
    );

    Keypad keypad(
        .Reset_N      ( 1'b1 ) ,
        .Clock         ( Clock_1KHz ) ,
        .Row           ( KYPD_ROW ) ,
        .Col           ( KYPD_COL ) ,
        .KeypadData    ( LED )
    );

endmodule

```

2. 时钟分频器的设计

```

module ClockDivider(
    input      Reset ,
    input      Clock ,
    output reg DividedClock
);

    parameter COUNTER = 32'hC350; // 50 000
    reg [32:0] clock_count;

    initial begin
        clock_count = 0 ;
        DividedClock = 0 ;
    end

    always @(posedge Clock )
    if (Reset == 1'b1) begin
        clock_count  <= {32{1'b0}};
        DividedClock <= 0 ;
    end
    else
    begin
        if ( clock_count == COUNTER - 1 ) // CLK 为 100M 时， dividedClk 的周期 1ms， 高低各 0.5ms
        begin
            DividedClock <= ~DividedClock;
            clock_count <= {32{1'b0}};
        end
        else
            clock_count <= clock_count + 1;
        end
    end

endmodule

```

3. 4*4 键盘的扫描模块

```
module Keypad(
    input          Reset_N      ,
    input          Clock        ,
    input  [3:0]    Row          ,
    output [3:0]    Col          ,
    output reg [7:0] KeypadData  ,
    output          Ready
);

    reg [3:0] column ;
    reg      ready_0, ready_1, ready_2 ;

    initial begin
        column      = 4'b1110 ;
        KeypadData = 8'h_ff ;

        ready_0     = 0 ;
        ready_1     = 0 ;
        ready_2     = 0 ;
    end

    always @(posedge Clock ) begin
        if( Reset_N == 0 )
            column <= 4'b1110 ;
        else
            column <= { column[2:0] , column[3] } ;
        end

        assign Col = column ;

        assign Ready = ready_0 & ready_1 & ready_2 ;
        always @(posedge Clock ) begin
            ready_1     <= ready_0 ;
            ready_2     <= ready_1 ;
        end

        always @(posedge Clock ) begin
            if( Reset_N == 0 ) begin
                KeypadData <= 8'h_ff ;



                ready_0     <= 0 ;
            end
            else begin


                case( column )
                    4'b1110 :
                        case( Row )
                            4'b1110 : begin KeypadData <= 8'h_1 ; ready_0 <= 1 ; end
                            4'b1101 : begin KeypadData <= 8'h_4 ; ready_0 <= 1 ;
                                end
                            4'b1011 : begin KeypadData <= 8'h_7 ; ready_0 <= 1 ;
                                end
                            4'b0111 : begin KeypadData <= 8'h_0 ; ready_0 <= 1 ;
                                end
                            default : begin
                                ready_0 <=
                                0 ; end
                        endcase
                    4'b1101 :
                        case( Row )
                            4'b1110 : begin KeypadData <= 8'h_2 ; ready_0 <= 1 ; end
                            4'b1101 : begin KeypadData <= 8'h_5 ; ready_0 <= 1 ;
                                end
                            4'b1011 : begin KeypadData <= 8'h_8 ; ready_0 <= 1 ;
                                end
                            4'b0111 : begin KeypadData <= 8'h_f ; ready_0 <= 1 ;
                                end
                            default : begin
                                ready_0 <=
                                0 ; end
                        endcase
                    4'b1011 :
                        case( Row )
                            4'b1110 : begin KeypadData <= 8'h_3 ; ready_0 <= 1 ; end
                            4'b1101 : begin KeypadData <= 8'h_6 ; ready_0 <= 1 ;
                                end
                            4'b1011 : begin KeypadData <= 8'h_9 ; ready_0 <= 1 ;
                                end
                            4'b0111 : begin KeypadData <= 8'h_e ; ready_0 <= 1 ;
                                end
                            default : begin
                                ready_0 <=
                                0 ; end
                        endcase
                    4'b0111 :
                        case( Row )
                            4'b1110 : begin KeypadData <= 8'h_a ; ready_0 <= 1 ; end
                            4'b1101 : begin KeypadData <= 8'h_b ; ready_0 <= 1 ;
                                end
                            4'b1011 : begin KeypadData <= 8'h_c ; ready_0 <= 1 ;
                                end
                            4'b0111 : begin KeypadData <= 8'h_d ; ready_0 <= 1 ;
                                end
                            default : begin
                                ready_0 <=
                                0 ; end
                        endcase
                end
            end
        end
    end
```

4. 约束文件如下

NET CLK	LOC=D11		IOSTANDARD = "LVCMOS33";	
## LEDs				
NET "LED[0]"	LOC=W3		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name = IO_L9P_3,
	Sch name = LD0			
NET "LED[1]"	LOC=Y4		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L7N_3,	Sch name = LD1			
NET "LED[2]"	LOC=Y1		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L2N_3,	Sch name = LD2			
NET "LED[3]"	LOC=Y3		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name = IO_L8P_3,
	Sch name = LD3			
NET "LED[4]"	LOC=AB4		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L12N_3,	Sch name = LD4			
NET "LED[5]"	LOC=W1		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L9N_3,	Sch name = LD5			
NET "LED[6]"	LOC=AB3		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L8N_3,	Sch name = LD6			
NET "LED[7]"	LOC=AA4		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L12P_3,	Sch name = LD7			
## Keypad				
NET "KYPD_COL[0]"	LOC = H8		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name
= IO_L58P_3,	Sch name = COL1			
NET "KYPD_COL[1]"	LOC = J7		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name
= IO_L58N_3,	Sch name = COL2			
NET "KYPD_COL[2]"	LOC = K8		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name
= IO_L59P_3,	Sch name = COL3			
NET "KYPD_COL[3]"	LOC = K7		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name
= IO_L59N_3,	Sch name = COL4			
NET "KYPD_ROW[0]"	LOC = E4		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L60P_3,	Sch name = ROW1			
NET "KYPD_ROW[1]"	LOC = F3		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L60N_3,	Sch name = ROW2			
NET "KYPD_ROW[2]"	LOC = G8		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L73P_3,	Sch name = ROW3			
NET "KYPD_ROW[3]"	LOC = G7		IOSTANDARD=LVCMOS18;	#Bank = 3, pin name =
IO_L73N_3,	Sch name = ROW4			

八、实验结论:





九、总结及心得体会：

进一步了解了 4*4 键盘的实现。

十、对本实验过程及方法、手段的改进建议：

无

报告评分：

指导教师签字：